


8. Code-Erzeugung für Parallelverarbeitung


Prozessor kann mehrere Instruktionen zugleich ausführen. Übersetzer ordnet Instruktionen für möglichst kurze Ausführungszeit an (instruction scheduling).

Modelle der Prozessor-Parallelität:

1. Parallele Funktionseinheiten (super scalar, VLIW):




2. Pipeline-Prozessor



3. Datenparalleler (Vektor-) Prozessor

alle Funktionseinheiten führen zugleich die gleiche Instruktion auf verschiedenen Daten aus



Schleifen für parallele Ausführung erkennen und transformieren.

Vorlesung Übersetzer WS 97/98 / Folie 73

Ziele:

- Drei Abstraktionen von Parallelität in Prozessoren, die parallelisierende Code-Erzeugung erfordern

in der Vorlesung:

- Erläuterung der Modelle
- Bezug zu realen Prozessoren
- Aufgabe Instruction Scheduling

nachlesen:

Kastens / Übersetzerbau, Abschnitt 8.5

Verständnisfragen:

- Welche Informationen über die Ausführung von Instruktionen müssen statisch bekannt sein, um die Aufgaben der Instruktionsanordnung im Übersetzer zu lösen?

Datenabhängigkeitsgraph

Feingranulare, nutzbare Parallelität von Operationen erkennen.
Sequentielle Anordnung ist überspezifiziert.

Datenabhängigkeitsgraph (für Grundblock):

Knoten: Operationen


Kanten: Benutzung von Operationsergebnissen

Beispiel Grundblock:

```

1:  t1 := a
2:  t2 := b
3:  t3 := t1 + t2
4:  x  := t3
5:  t4 := c
6:  t5 := t3 + t4
7:  y  := t5
8:  t6 := d
9:  t7 := e
10: t8 := t6 + t7
11: z  := t8
  
```

Datenabhängigkeitsgraph:



Vorlesung Übersetzer WS 97/98 / Folie 74

Ziele:

- Datenabhängigkeitsgraph macht nutzbare Parallelität sichtbar

in der Vorlesung:

- Erläuterung des Modells am Beispiel
- Voraussetzung: Register sind symbolisch (sonst sind weitere Abhängigkeiten nötig!)

nachlesen:

Kastens / Übersetzerbau, Abschnitt 8.5, Abb. 8.5-1

Übungsaufgaben:

- Geben Sie eine andere Anordnung der Anweisungen an, so daß der Grundblock dieselbe Wirkung und denselben Datenabhängigkeitsgraph hat

Verständnisfragen:

- Warum hat dieses Beispiel besonders viele Freiheiten zur Umordnung?
- Warum müßte man bei schon zugeteilten, mehrfach benutzten realen Registern weitere Reihenfolgeabhängigkeiten einfügen?

List-Scheduling

gegeben: Datenabhängigkeitsgraph

gesucht: Zuordnung von maximal k Operationen zu jeweils einem Takt, so daß Abhängigkeiten vorwärts weisen (Schedule).

Algorithmus:


Ready-Liste enthält alle noch nicht angeordneten Operationen, deren Vorgänger alle angeordnet sind.

Iteriere bis alle Operationen angeordnet sind:

Wähle maximal k Operationen für den nächsten Takt aus (Heuristik).

aktualisiere Ready-Liste

Beispiel:



Schnitte im Graphen zeigen Registerbedarf.

Bei **unterschiedlichen Ausführungszeiten** von Operationen so auswählen, daß kein Konflikt mit angeordneten Vorgängern.

Algorithmus ist nur für **Bäume optimal**.

Ziele:

- Ein einfaches grundlegendes Schedulingverfahren

in der Vorlesung:

- Erläuterung am Beispiel
- Zusammenhang zum Registerbedarf

nachlesen:

Kastens / Übersetzerbau, Abschnitt 8.5.1

Übungsaufgaben:


- Geben Sie den parallelen Code für das Beispiel an.
- Das Verfahren ordnet Operationen so früh wie möglich an. Geben Sie eine Variation an, die Operationen so spät wie möglich anordnet.

Verständnisfragen:

- Vergleichen Sie die Ermittlung des Registerbedarfs mit dem Verfahren von Belady
- Für welche Operationen gibt es keine Entscheidungsfreiheit bei der Zuordnung zu einem Takt?

Instruktionsanordnung für Pipelining

Instruktions-Pipeline:



Abhängige Instruktionen müssen Mindestabstand haben (hier 2).

Algorithmus: z. B. modifiziertes List-Scheduling

Auswahl der nächsten Instruktion aus der Ready-Liste, so daß

- Mindestabstand zu vorangehenden Instruktionen eingehalten
- Instruktion hat viele Nachfolger (Heuristik)
- Instruktion hat langen Pfad zu Endknoten (Heuristik)

leer-Instruktion einfügen, wenn keine andere wählbar.

Annahme: symbolische Registerzuteilung; reale erfolgt später.

Beispiel:

ohne Umordnung

- | | | |
|-----|------|------------|
| 1: | t1 | := a |
| 2: | t2 | := b |
| 3: | leer | |
| 4: | t3 | := t1 + t2 |
| 5: | leer | |
| 6: | x | := t3 |
| 7: | t4 | := c |
| 8: | leer | |
| 9: | t5 | := t3 + t4 |
| 10: | leer | |
| 11: | y | := t5 |
| 12: | t6 | := d |
| 13: | t7 | := e |
| 14: | leer | |
| 15: | t8 | := t6 + t7 |
| 16: | leer | |
| 17: | z | := t8 |

mit Umordnung (gem. Alg.)

- | | | |
|-----|----|------------|
| 1: | t1 | := a |
| 2: | t2 | := b |
| 5: | t4 | := c |
| 3: | t3 | := t1 + t2 |
| 8: | t6 | := d |
| 9: | t7 | := e |
| 6: | t5 | := t3 + t4 |
| 10: | t8 | := t6 + t7 |
| 4: | x | := t3 |
| 7: | y | := t5 |
| 11: | z | := t8 |

Ziele:

- Sequentielle Anordnung mit Abstandsrestriktionen

in der Vorlesung:

- Erläuterung des Verfahrens am Beispiel
- Hinweis auf Hardware-Maßnahmen

nachlesen:

Kastens / Übersetzerbau, Abschnitt 8.5.2

Verständnisfragen:

- Warum kommt man bei diesem Beispiel ohne leer-Instruktionen aus?

Software-Pipelining


Technik zur Parallelisierung von Schleifen

Schleifenrumpf isoliert betrachtet hat wenig Parallelität, daher dünner Schedule.

Prinzip Software-Pipelining:

transformierter Schleifenrumpf bearbeitet mehrere Iterationen parallel, zeitversetzt, daher mehr Parallelität, dichter Schedule

Prolog, Epilog: Anlauf-, Auslauf-Code



Verfahren:

1. Abhängigkeitsgraph für Schleifenrumpf aufstellen; neu: Abhängigkeiten in nachfolgende Iterationen.
2. Schedule herstellen, so daß Iterationen mit möglichst kleinem Zeitversatz (II) überlagert werden können.
3. Neue Schleife, Prolog, Epilog herstellen.

Ziele:

- Technik zur Parallelitätssteigerung in Schleifen

in der Vorlesung:

- Prinzip erläutern

Verständnisfragen:

Begründen Sie:

- je kürzer der Zeitversatz II desto größer die Parallelität und dichter der Schedule.
- die transformierte Schleife enthält jede Schleifeninstruktion genau einmal.

Beispiel Software-Pipelining

Beispiel Fakultätsberechnung:

```

Programm                               seq. Maschinencode
i = 0; f = 1;
while ( i != n)
{   i = i + 1;
    f = f * i;

    m[i] = f;
}


```

```

L:  beq r1, r2 : exit
    add r1, 1 : r1
    mul r5, r1 : r5
    add r8, 4 : r8
    sto r5 : m[r8]
    bra L

```

Datenabhängigkeitsgraph:



---> Abhängigkeit in nachfolgende Iteration

u --a--> v Antiabhängigkeit:

u benutzt Wert bevor v ihn überschreibt

Vorlesung Übersetzer WS 97/98 / Folie 78

Ziele:

- Datenabhängigkeiten in nachfolgende Iterationen am Beispiel

in der Vorlesung:

- Erläuterung von Fluß- und Antiabhängigkeiten

Verständnisfragen:

- Begründen Sie, daß es in Schleifen mit Arrays auch Abhängigkeiten in spätere als die nächste Iteration geben kann.

Software-Pipelining am Beispiel

Schedule der Schleife:

t	t _m	ADD	MUL	MEM	CTR
0	0	L:			beq r1, r2:exit
1	1	add r1, 1: r1			
2	0	add r8, 4 : r8	mul r5, r1 : r5		
3	1		... mul		
4	0			sto r5 : m r8	
5	1			... sto	
6	0				
7	1				bra L

Software-Pipeline mit II = 2, Prolog, Schleife, Epilog:

t	t _m	ADD	MUL	MEM	CTR
0	0				beq r1;r2:exit
1	1	add r1, 1 : r1			
2	0	add r8, 4 : r8	mul r5, r1 : r5		beq r1; r2 : ex
3	1	add r1, 1 : r1	... mul		
4	0	L:	mul r5, r1 : r5	sto r5 : m r8	beq r1; r2 : ex
5	1	add r1, 1 : r1	... mul	... sto	bra L
6	1	ex:	... mul	... sto	
7	0			sto r5 : m r8	
8	1			... sto	
9	0				bra exit

Ziele:

- Konstruktionsprinzip der Software-Pipeline

in der Vorlesung:

- Erläuterung der Randbedingungen des Prozessors
- Veranschaulichung der Software-Pipeline

Übungsaufgaben:

- Stellen Sie für dieses Beispiel tabellarisch die Laufzeiten (in Takten) bei n = 1, 2, ... Iterationen ohne und mit Software-Pipelining gegenüber.