$title"; // Ausgabe des Seitentitels als Überschrift, Zeile Löschen, wenn unerwüscht ?>

Projektgruppe

Automatische Nutzung von Multimedia-Befehlen auf rekonfigurierbaren Prozessor-Clustern

Winter 2005

 PG-Logo

Wiki

Das Wiki der Projektgruppe enthält Arbeitsmaterial und den aktuellen Planungsstand.

Übersicht der Seminarthemen mit Literaturvorschlägen

Auf dieser Seite können Sie sich näher über Ihr Seminarthema und die zugehörige Literatur informieren.

Ausgangssituation

Der Einsatz von Multimedia-Anwendungen hat zur Entwicklung zahlreicher Befehls-Erweiterungen wie bspw. MMX/SSE/SSE2 (Intel/Pentium) oder AltiVec (Motorola/PowerPC) geführt. Diese werden meist mittels Assembler bzw. unter Benutzung von Systembibliotheken von Hand programmiert.

Weiter ist abzusehen, daß zukünftige Prozessorarchitekturen mehrere eng gekoppelte Prozessorkerne auf einem Chip kombinieren werden. Ein bekanntes aktuelles Beispiel ist der skalierbare Multiprozessor IBM Cell, welcher in der neuen Playstation 3 Verwendung finden wird.

Für reine Multimedia-Anwendungen können die einzelnen Prozessoren mit einem gemeinsamen Befehlsstrom versorgt werden, wobei jeder Prozessor zeitgleich dieselbe Operation auf unterschiedlichen Daten ausführt (SIMD = single instruction - multiple data).

Bei weniger regelmäßig strukturierten Programmteilen ist aber eine Nutzung der Prozessoren zur parallelen Bearbeitung unterschiedlicher Aufgaben sinnvoller (MIMD = multiple instructions - multiple data).

Folien aus der Projektgruppen-Vorstellung

Folie 1 Folie 2 Folie 3 Klicken Sie auf ein Bild, um es zu vergrössern.
Folie 4 Folie 5 Folie 6 Folie 7

Die Folien sind auch als PDF-Dokument verfügbar.

Aufgabenstellung

In dieser Projektgruppe soll ein optimierender Übersetzer entwickelt werden, der die zu übersetzenden Programme auf die Struktur der Datenverarbeitung hin untersucht und in Abschnitte einteilt, die sich besser für eine SIMD- bzw. MIMD-Bearbeitung eignen. Bei der Ausführung des Programms wird dann der Prozessor-Cluster an den Abschnittsgrenzen jeweils für die geeignete Betriebsart rekonfiguriert, um die Leistung des Systems zu steigern.

Die Entwicklung des Übersetzers stützt sich auf Software-Werkzeuge, die aus Beschreibungen von Prozessoreigenschaften auf hohem Niveau automatisch zentrale Software-Module eines Compiler-Backends und eines zyklengenauen Simulators für den Prozessor-Cluster generieren. Daneben ist, in Kooperation mit der Fachgruppe Schaltungstechnik, auch eine Evaluation anhand von prototypischen Hardware-Realisierungen des Prozessor-Clusters möglich.

Vorkenntnisse

Rückfragen an Michael Thies (mthies@upb.de)